반도체 디자인하우스와 IP 기업, 시스템 반도체 설계 구조

시스템 반도체는 팹리스가 설계하고 파운드리가 만든다고 알려져 있지만, 그 사이에는 IP 기업과 디자인하우스가 있습니다. 이 글은 반도체 디자인하우스와 IP 기업이 각각 무슨 일을 하는지, 디자인하우스가 왜 한 파운드리 진영에 묶이는지, 이 분야의 기술 장벽이 어디서 높아지는지 정리합니다.

투자 조언이 아닙니다. 아래 기업 이름은 분야와 진영을 설명하려고 자주 거론되는 곳을 분류한 것이며, 매수⁠·매도를 권하지 않습니다.

메모리 반도체에서 시스템 반도체로

메모리 반도체가 데이터를 보관하는 거대한 물류 창고라면, 시스템 반도체는 데이터를 직접 연산하고 기기를 통제하는 두뇌입니다. CPU, GPU, 스마트폰 AP, 차량용 칩, AI 가속기가 모두 시스템 반도체입니다.

예전에는 기업들이 인텔이나 엔비디아가 만든 범용 칩을 사다 썼습니다. 지금은 빅테크가 자사 서비스에 맞는 맞춤형 칩(ASIC, 특정 용도 전용 반도체)을 직접 만들겠다고 나섭니다. 자동차⁠·가전⁠·로봇 기업까지 자기 제품에 맞는 칩을 원하면서, 파운드리(위탁 생산 공장)로 들어오는 설계 도면이 크게 늘었습니다.

IP 기업과 디자인하우스가 필요한 이유

도면이 늘었다고 파운드리가 혼자 다 처리할 수 있는 것은 아닙니다. 공정이 3나노, 2나노로 미세해지면서 설계와 생산이 모두 크게 어려워졌기 때문입니다.

• 파운드리는 수많은 고객의 도면을 하나하나 고쳐 줄 여력이 부족합니다.
• 설계 전문 회사인 팹리스는 칩의 기능 설계에 집중하느라 제조 공정의 세부를 다 알 수 없습니다.

이 사이를 잇는 존재가 IP 기업과 디자인하우스입니다. IP 기업은 검증된 설계 부품을 공급하고, 디자인하우스는 팹리스의 도면을 특정 파운드리의 공정에 맞게 다듬어 생산까지 이어 줍니다.

반도체 IP 비즈니스, 검증된 레고 블록

돈을 버는 구조

반도체 IP(설계 자산) 기업은 칩의 특정 기능 설계도를 빌려주고 라이선스 비용을 받습니다. 그 설계도가 들어간 칩이 팔릴 때마다 로열티도 받습니다. 음원 저작권과 비슷한 구조입니다. 공장이 필요 없고 원가는 주로 설계 인력의 인건비라, 한 번 검증된 IP는 여러 고객에게 반복해서 팔 수 있습니다.

팹리스가 IP를 사는 이유

엔지니어 입장에서 IP는 검증된 레고 블록입니다. 자율주행 칩을 설계하는 팹리스라면 핵심 알고리즘을 짜는 데 집중하기도 벅찹니다. USB 통신 단자나 카메라 영상 처리 같은 기본 기능은 검증된 IP를 사다 조립합니다. 자동차 회사가 타이어나 유리를 외부에서 사 오는 것과 같은 이치입니다. 그래야 오류가 줄고 개발 기간이 짧아집니다.

자주 거론되는 국내 IP 기업 세 곳

각 회사가 다루는 IP 분야만 정리합니다.

• 칩스앤미디어: 비디오⁠·이미지 처리 IP. 카메라로 들어온 영상을 실시간으로 압축하고 분석하는 역할로, 반도체의 눈에 해당합니다.
• 오픈엣지테크놀로지: 메모리 인터페이스 IP. 연산 장치와 메모리 사이에서 데이터가 막히지 않게 하는 8차선 고속도로 역할입니다. HBM4 같은 차세대 메모리 컨트롤러도 이 영역입니다.
• 퀄리타스반도체: 초고속 인터커넥트 IP. 칩 안의 여러 구역이나 칩과 칩 사이에서 데이터를 주고받는 통신 단자 기술입니다.

칩렛, 그리고 디자인하우스 역할의 변화

큰 칩을 통째로 만들 때의 문제

초미세 공정에서 큰 칩을 한 번에 만들면, 미세한 결함 하나 때문에 칩 전체를 버려야 합니다. 칩이 클수록 결함이 들어갈 확률도 높아져 수율(정상품 비율)이 떨어지고 비용이 급격히 오릅니다.

대안은 칩렛

그래서 나온 방식이 칩렛입니다. 칩을 기능별 조각으로 나눠, 핵심 연산을 맡는 두뇌는 비싼 최신 공정에서, 통신⁠·입출력 같은 기능은 상대적으로 저렴한 이전 세대 공정에서 따로 만든 뒤 합칩니다.

쪼갠 칩들을 이으려면 인터포저라는 특수 기판 위에 나란히 올리는 2.5D 패키징이나, 위로 쌓는 3D 패키징이 필요합니다. 수많은 조각의 배치와 배선, 열과 전력을 한꺼번에 맞춰야 해서 고난도 도시 설계 게임에 가깝습니다.

번역가에서 현장 소장으로

디자인하우스는 예전에 팹리스의 도면을 공장이 읽을 수 있는 형태로 바꿔 주는 번역가였습니다. 칩렛과 첨단 패키징이 늘면서, 이제는 공정⁠·패키징⁠·검증까지 챙기는 현장 소장 겸 건축 설계사로 역할이 커졌습니다.

디자인하우스가 한 파운드리 진영에 속하는 이유

파운드리마다 설계 가이드라인(PDK, 공정 설계 키트)과 설계 규칙이 다릅니다. 트랜지스터 구조도 다릅니다.

• 핀펫(FinFET): 전류가 흐르는 통로를 게이트가 세 면에서 감싸는 구조입니다. TSMC는 3나노까지 핀펫을 썼습니다.
• GAA(게이트 올 어라운드): 게이트가 통로를 네 면 모두 감싸 전류를 더 정밀하게 제어하는 구조입니다. 삼성전자는 3나노부터 GAA를 적용했고, TSMC도 2나노부터 GAA 나노시트로 넘어갔습니다.

그래서 한쪽 공정에 맞춘 도면이 다른 쪽에서는 오류를 낼 수 있습니다. 디자인하우스는 수율 데이터나 공정 노하우 같은 파운드리의 영업 비밀을 공유받아야 일할 수 있어, 양쪽 진영을 자유롭게 오가기 어렵습니다.

자주 거론되는 국내 기업의 진영 구분은 이렇습니다.

• TSMC의 VCA(가치사슬 협력사) 진영: 에이직랜드
• 삼성전자의 DSP(디자인 솔루션 파트너) 진영: 에이디테크놀로지, 가온칩스, 코아시아 등

디자인하우스의 일감은 소속 파운드리의 수주 경쟁력에 따라 함께 움직이는 운명 공동체 구조입니다. 위 목록은 분류일 뿐, 어느 쪽이 낫다는 평가가 아닙니다.

디자인하우스의 4대 핵심 기술

1. 선단 공정 설계

5나노 이하에서는 트랜지스터가 꺼져 있어도 전류가 새는 누설 전류 문제가 커집니다. 트랜지스터 구조가 핀펫에서 GAA 나노시트로 바뀌면 배선과 전압 제어 조건을 사실상 처음부터 다시 설계해야 합니다.

2. 2.5D 패키징 설계

실리콘 인터포저 위의 재배선층(칩 사이를 잇는 미세 배선층)을 설계할 때 두 가지가 난제입니다.

• SI(신호 무결성) 분석: 촘촘한 배선에서 신호끼리 간섭하는 크로스톡을 막습니다.
• PI(전원 무결성) 분석: 전류가 흐르며 전압이 떨어지는 IR 드롭을 막아 칩 곳곳에 안정적인 전압을 공급합니다.

3. 3D IC 적층 설계

칩을 수직으로 쌓을 때는 TSV(실리콘 관통 전극, 칩을 위아래로 뚫어 잇는 전기 통로)로 연결합니다. 가장 큰 난제는 열입니다. 쌓인 칩 사이에 열이 갇히기 쉬워, 전기 신호는 흐르지 않지만 열을 빼는 통로 역할을 하는 더미 TSV를 심습니다. 이 배치를 3차원 평면 배치(플로어플래닝) 단계에서 미리 시뮬레이션해야 합니다.

4. 산업별 특화 설계

산업마다 칩에 요구하는 조건이 완전히 다릅니다.

• 통신: 칩렛끼리 데이터를 주고받는 공용 규격인 UCIe와 HBM4 컨트롤러 같은 고속 인터페이스가 중요합니다.
• 차량용: 극단적인 온도를 견뎌야 하고, 기능 안전 표준 ISO 26262와 차량용 반도체 신뢰성 기준 AEC-Q100 같은 혹독한 인증을 통과해야 합니다. 생명과 직결되니 스스로 오류를 찾아 고치는 ECC 구조가 필수입니다.
• AI 서버용: 전력 소모를 줄이는 것이 핵심입니다. 쓰지 않는 회로의 전원을 끊는 파워게이팅과, 와트당 연산 성능(TOPS/W) 최적화가 경쟁력을 가릅니다.
• 온디바이스 AI(기기 안에서 바로 돌아가는 AI): 배터리로 움직이는 기기에 맞는 저전력 SoC 플랫폼을 갖추는 것이 중요합니다.

시스템 반도체 설계 밸류체인, 설계에서 완제품까지

전체 흐름을 한 번에 보면 이렇습니다.

1. 팹리스가 칩을 설계합니다. 필요한 기본 기능은 IP 기업의 설계 블록을 사다 씁니다.
2. 디자인하우스가 그 도면을 특정 파운드리 공정에 맞게 최적화하고 검증합니다.
3. 데이터가 파운드리로 넘어가 웨이퍼 위에서 칩이 만들어집니다.
4. OSAT라 불리는 후공정 업체가 패키징과 검사를 거쳐 완제품을 만듭니다.

디자인하우스는 이 과정에서 머릿속 논리 도면을 수많은 오류를 넘어 실제 칩으로 옮기는 다리 역할을 합니다.

"3나노"에는 3나노짜리 구조가 없다

알아 두면 뉴스가 덜 헷갈리는 이야기가 있습니다. 지금의 3나노 칩 안에는 3나노미터 크기의 물리적 구조물이 없습니다.

예전에는 나노 수치가 트랜지스터 게이트의 물리적 길이를 뜻했습니다. 지금은 전력⁠·성능⁠·면적(PPA)을 함께 보는 세대 이름에 가깝고, 사실상 마케팅 용어입니다. 같은 면적에 트랜지스터를 얼마나 더 넣을 수 있는지가 실질적인 차이입니다.

파운드리마다 기준이 달라 숫자를 그대로 비교하기도 어렵습니다. 인텔은 2021년 공정 이름을 바꾸면서 기존 10나노 개선 공정을 "Intel 7"이라고 부르기 시작했습니다. 밀도가 다른 회사의 7나노급과 비슷하다는 이유였습니다. 그래서 "몇 나노"라는 숫자보다 같은 면적에 들어가는 트랜지스터 밀도와 전력 효율을 함께 봐야 합니다.

자주 묻는 질문

반도체 디자인하우스는 무슨 일을 하나요?

팹리스가 만든 칩 설계 도면을 특정 파운드리의 공정에 맞게 다듬고 검증해 생산까지 이어 주는 회사입니다. 칩렛과 2.5D·3D 패키징이 늘면서 패키징 설계와 신호⁠·전원 분석까지 맡는 일이 늘었습니다.

반도체 IP 기업은 어떻게 돈을 버나요?

검증된 기능 설계도를 빌려주고 라이선스 비용을 받고, 그 설계가 들어간 칩이 팔릴 때마다 로열티를 받습니다. 공장 없이 설계 인력이 핵심 자산인 사업입니다.

팹리스와 디자인하우스는 어떻게 다른가요?

팹리스는 칩의 기능과 구조를 설계하는 회사이고, 디자인하우스는 그 설계를 파운드리 공정에 맞게 구현하는 회사입니다. 팹리스가 건축가라면 디자인하우스는 도면을 현장 조건에 맞춰 시공 가능하게 만드는 쪽입니다.

디자인하우스는 왜 한 파운드리와만 일하나요?

파운드리마다 설계 규칙과 트랜지스터 구조가 다르고, 일하려면 수율 데이터 같은 영업 비밀을 공유받아야 하기 때문입니다. 그래서 TSMC VCA, 삼성전자 DSP처럼 한 진영에 속해 움직이는 경우가 많습니다.